trad_opt_fme

Traducción a verilog de la arquitectura FME propuesta por Soto (2016) y posterior optimización.

Name		Name	Last commit message	Last commit date
Latest commit History 7 Commits
FME_VHDL		FME_VHDL
README.md		README.md
best_12p.vhd		best_12p.vhd
best_14p.vhd		best_14p.vhd
buffer_1_1.vhd		buffer_1_1.vhd
buffer_actuales.vhd		buffer_actuales.vhd
buffer_enteros.vhd		buffer_enteros.vhd
contador.vhd		contador.vhd
control_asad_12.vhd		control_asad_12.vhd
control_asad_14.vhd		control_asad_14.vhd
control_buffer.vhd		control_buffer.vhd
control_interp.vhd		control_interp.vhd
control_sad_12.vhd		control_sad_12.vhd
control_sad_14.vhd		control_sad_14.vhd
des_1_2.vhd		des_1_2.vhd
filtro_1_2.vhd		filtro_1_2.vhd
filtro_h.vhd		filtro_h.vhd
filtro_v.vhd		filtro_v.vhd
fir_7.vhd		fir_7.vhd
fir_8.vhd		fir_8.vhd
libreria.vhd		libreria.vhd
mv_1_2.vhd		mv_1_2.vhd
sad.vhd		sad.vhd
sad1.vhd		sad1.vhd
sad_14pd.vhd		sad_14pd.vhd
tipos_de_datos.vhd		tipos_de_datos.vhd

Provide feedback