my_verilog_projects

数字IC经典项目代码，使用quartus+modelsim仿真.

clk_div、clk_gating、parallel_serial_switch是最简单的DEMO，用于熟悉语法和EDA。

uvm_template提供了一个基本的UVM环境，可用于学习UVM验证。